內存之路在何方？DDR4代最新技術解讀
泡泡網內存頻道3月20日 三星電子公司宣布在上個月，已經完成了業(yè)界第一個DDR4內存模塊的研發(fā)工作，并且使用30nm制程技術完成制作出樣品。新DDR4內存模塊可以在電壓只有1.2伏特的情況下，達到2133MHz的運行速率，而且借助新的回路架構，DDR4可以上超3200MHz，三星說最終能達到4G。相較于DDR3，從低電壓版的1.35V到正常電壓的1.5V，在節(jié)能方面可以節(jié)省40%！
三星表示，這條DDR4內存使用了曾出現在高端顯存顆粒上的“Pseudo Open Drain”(虛擬開漏極)技術，在讀取、寫入數據的時候漏電率只有DDR3內存的一半。
三星繼成功研發(fā)出DDR、DDR2、DDR3內存后，現在又搶先推出DDR4，雖然DDR4的標準規(guī)格仍未定案，但是三星已經和多家內存廠商連手，幫助JEDEC固態(tài)技術協(xié)會“制訂”DDR4的標準規(guī)格。JEDEC預計在2011年完成DDR4內存規(guī)范的制定工作，2012年開始商用，超過DDR3而成為主流規(guī)格則可能要等到2015年。
內存或許并不是很多玩家特別關心的內容。和顯卡、主板等差異化較大的市場相比，內存市場由于有著強大的JDEDC把持，并且產品本身形態(tài)較為單一，因此各家產品性能和設計差距都不太大，同質化現象較嚴重。不過，同質化并不意味著發(fā)展速度慢，相反，也正是由于有了統(tǒng)一的JEDEC規(guī)范，內存一直按部就班地發(fā)展著。DDR4內存的消息最早出現在2007年，JEDEC展示了它們對未來DDR4內存發(fā)展的一些思考。在當時的新聞中，實驗性的內容相當多，因此對最后內存規(guī)格的影響并不太大。如今，三年時間過去，DDR4內存再次浮出水面。這次我們看到了很多詳細的內容說明，包括DDR4內存總線的變化以及頻率、電壓、工藝等相關問題。
從DDR3的多點總線到DDR4的點對點技術
根據多位半導體業(yè)界相關人員的介紹， DDR4內存將會擁有兩種規(guī)格。其中使用Single-endedSignaling信號( 傳統(tǒng)SE信號)的DDR4內存其傳輸速率已經被確認為1.6～3.2Gbps，而基于DifferentialSignaling( 差分信號技術 )技術的DDR4內存其傳輸速率則將可以達到6.4Gbps。由于通過一個DRAM實現兩種接口基本上是不可能的，因此DDR4內存將會同時存在基于傳統(tǒng)SE信號和微分信號的兩種規(guī)格產品。其中AMD公司的PhilHester先生也對此表示了確認。預計這兩個標準將會推出不同的芯片產品，因此在DDR4內存時代我們將會看到兩個互不兼容的內存產品。感覺似乎又要回到當年DDR內存與RAMBUS內存分庭抗禮的情形了。
金邦曾透漏：承襲以往內存產品的發(fā)展走向，DDR4內存不外乎朝著高容量、高頻、低功耗發(fā)展。它的規(guī)格可能在DDR4 2133～DDR4 4266，工作電壓也將下降至1.0V～1.2V左右。這意味著DDR4內存在如此高頻率、低電壓的條件下運行，將需有更好的外部硬件設備來配合，否則容易造成內存數據遺失現象，以及消費者常遇到的兼容性問題。
依據目前JEDEC公布的數據看來，DDR4內存的每個內存信道只會支持一條內存模塊，內存控制器將采用點對點技術，將取代目前DDR3內存采用的多點總線技術。如此一來，系統(tǒng)內存條的數量和容量都將受限制。因此在考慮如何增加系統(tǒng)內存數量與容量方面，將是DDR4內存后續(xù)生產在技術和成本方面需要重點考慮的地方。
早在日本東京舉行的MemCon 2010大會上，US Modular公司工程副總裁、JEDEC董事會成員Bill Gervasi介紹說，DDR4內存的有效運行頻率初步設定在2133-4266MHz之間，運行電壓則會進一步降低至1.2V、1.1V，甚至還可能會有1.05V的超低壓節(jié)能版，生產工藝預計首批采用36nm或者32nm。
內存頻率規(guī)格路線圖
內存電壓規(guī)格路線圖
高容量內存的解決方法
很顯然，這都是一年前的老消息了，09年的時候可是有媒體傳言我們2011年就能用上DDR4內存了。那么現在DDR4內存的規(guī)則制定成什么樣了呢？
DDR4內存規(guī)格預測圖
JEDEC預計在2011年完成DDR4內存規(guī)范的制定工作，2012年開始商用，超越DDR3而成為主流規(guī)格則可能要等到2015年。
從DDR、DDR2到如今的DDR3，在提升頻率、降低電壓的同時，延遲也在不斷變大。未來的DDR4帶來的變化可能會變得更大。根據日本PCWatch專欄作家後藤弘茂分析稱，DDR4時代每個內存通道只會支持一條內存模組，目前的多點總線將會被點對點技術所取代。這樣導致的直接后果是系統(tǒng)可用內存條數量、容量都將受到影響。
其實之前也有很多很多廠商推出了高容量的內存，例如去年三星曾經推出過一款32GB的服務器內存，由于采用多點總線技術可以在單個通道上無限制的怎么內存的顆粒數量，因為他們只需公用同一通道上的總線就可以了，當然考慮到內存體積的大小以及型號傳輸的延遲和干擾，內存顆粒數量還是會限制在一定的范圍內。
三星去年發(fā)布的32GB內存
大容量內存多顆粒共用一個內存通道
為了解決這些問題，開發(fā)人員提出了兩種解決方案：
方案一：多層DRAM IC
多層DRAM IC
讓DRAM廠商借助硅穿孔(TSV)技術和多層制造工藝，大幅提高單個內存顆粒的容量。這種方法的代價是對DRAM生產技術提出非常高的要求，致使內存價格狂飚幾乎是可以預見的。同時用戶也會比較麻煩，為了提高多通道性能必須在升級時同時替換所有內存條。DDR4會嘗試使用硅穿孔(TSV)技術來提升容量密度。
比如普通單層封裝可以制造單條容量8GB的內存，四層封裝就可以讓容量翻兩番到32GB，八層封裝則可以達到64GB的驚人容量。不過這對生產工藝要求很高，良品率在短時間內很難得到保證。因此很可能會大幅度提高內存的成本和銷售價格，對DDR4的推廣來說是非常不利的。
方案二：多內存共用通道
DDR4可能會在服務器上使用切換開關來擴大每通道容量
Digital Switch數字開關
芯片廠商還可以設計一顆“Digital Switch數字開關”起到“橋”的作用。這顆“橋芯片”一邊連接內存，一邊連接內存控制器。它連接內存的一端，類似傳統(tǒng)的多點分支總線的作用，將很多內存的容量擴展相加，實現高容量；連接內存控制器的一端則固定位寬。內存控制器不會在意連接的設備是什么，它只需要連接在總線上的設備達到要求即可。DDR4內存控制器會將“橋芯片”和多條內存看作一整個大容量的內存，從而實現正常運作。
不過額外添加橋接芯片的方式也有自己的問題。額外橋接會導致性能損失、延遲變大，并且橋接芯片是否能完整保障每個內存的兼容性，橋接芯片對總的內存?zhèn)鬏攷挷粫酗@著的提高，內存容量則可以成倍提高，其設計原理和多層DRAM IC類似，不過就是減少了內存所需的帶寬布線，但傳輸的數據也不如多層DRAM IC多，橋接芯片可能采用的是分時復用或者是動態(tài)分配，那樣的話設計成本會增加非常多，而且在高速傳輸過程中可能會影響傳輸性能，這都將是未來研發(fā)的重點。
在服務器領域，如果多層DRAM IC方式不適合，那只能在主板上做手腳了。比如可以在主板上安裝特殊的控制器，允許多個內存條工作在同一內存通道內。這樣做的后果也有很大的潛在問題，比如增加了主板的制造成本和技術要求、限制了內存性能發(fā)揮，另外還會造成潛在的兼容性問題。DDR4可能會在服務器上使用切換開關來擴大每通道容量。
從早期的SDR內存到現在的DDR3內存，內存的技術不但變化，內存的電壓降了不少，工藝也提升了不少，但是內部的運行頻率變化基本沒有什么變化。
不同時代內存頻率、電壓、功耗關系圖
DRAM內存總體規(guī)格路線圖
DRAM制造工藝路線圖
DRAM內存單元頻率和循環(huán)時間關系圖
目前Intel與AMD的CPU產品都在內部整合了內存控制器，如果DDR4問世，那么CPU必須要變化，新的信號傳輸方式甚至會引起CPU接口的轉變，而與之配合的主板產品亦會應為生產線的更新而大幅提升成本。到時候采用DDR4內存的電腦無疑還是會像i7+X58+DDR剛剛問世時一樣——成為個別有米一族的玩物。 ■ <
關注我們
