2012年中出爐 DDR4規(guī)范部分細節(jié)公布
泡泡網(wǎng)內(nèi)存頻道8月23日 JEDEC固態(tài)技術(shù)協(xié)會(JEDEC Solid State Technology Association)今天正式公布了下一代DDR4內(nèi)存的一些規(guī)范，相對DDR3內(nèi)存，性能得到大幅提升，功耗也得到了顯著下降，據(jù)悉新的DDR4規(guī)范有望在2012年的第二季度正式推出。
DDR4內(nèi)存將提供一系列創(chuàng)新特性，可帶來更快的運行速度和更廣泛的應(yīng)用范圍，包括服務(wù)器、筆記本、臺式機、消費電子產(chǎn)品等等。為了簡化新標(biāo)準(zhǔn)的移植和部署，DDR4內(nèi)存頻率、電壓和架構(gòu)都將被重新定義。
提議中的路線圖顯示，DDR4內(nèi)存的電壓將設(shè)定在僅僅1.2V，并在未來進一步降低電壓，通過提高I/O電壓的穩(wěn)定保持內(nèi)存的新鮮。
DDR4內(nèi)存的默認(rèn)起始數(shù)據(jù)傳輸率將達到1.6Gbps，最高會達到3.2Gbps。而1.6GT/s是目前DDR3內(nèi)存的極限，而在未來DDR4將可能提供更高的性能。
中的性能改進還包括：DQ總線偽開漏接口、2667MHz及更高數(shù)據(jù)率的低速檔模式、bank分組架構(gòu)、內(nèi)部生成VreDQ電壓、訓(xùn)練模式改進。
DDR4其它正在開發(fā)中的特性：
－ 提供3種數(shù)據(jù)帶寬：x4、x8、x16
－ 新的JEDEC POD12 DDR4接口標(biāo)準(zhǔn)(1.2V)
－ 時鐘與閘門的差分信號
－ 新的終端機制：DQ總線負(fù)責(zé)控制VDDQ終端，即使VDD電壓衰減也能保持穩(wěn)定。
－ 常規(guī)和動態(tài)ODT：ODT協(xié)議的改進和新的停放模式(Park Mode)可以實現(xiàn)常規(guī)終端和動態(tài)寫入終端，而無需驚動ODT針腳。
－ 突發(fā)長度8，突發(fā)突變4。
－ 數(shù)據(jù)偽裝
－ DBI：幫助降低功耗、改進數(shù)據(jù)型號完整性，通知DRAM應(yīng)該保存真正的還是倒置的數(shù)據(jù)。
－ 新的數(shù)據(jù)總線CRC：支持?jǐn)?shù)據(jù)傳輸?shù)腻e誤校驗功能，尤其有利于寫入操作和非ECC內(nèi)存應(yīng)用。
－ 新的指令/數(shù)據(jù)總線CA對等：一個新的低成本防范，用于指令和數(shù)據(jù)沿鏈接傳輸期間所有操作完整性的檢驗。
－ 支持DLL關(guān)閉模式
DDR4架構(gòu)上采用了8n預(yù)取的bank分組，包括使用兩個或者四個可選擇的bank分組，這將使得DDR4內(nèi)存的每個bank分組都有獨立的激活、讀取、寫入和刷新操作，從而改進內(nèi)存的整體效率和帶寬，尤其是在使用較小的內(nèi)存粒度的時候。
早先三星亮相的DDR4內(nèi)存產(chǎn)品
目前三星和現(xiàn)代都已經(jīng)推出了DDR4的內(nèi)存產(chǎn)品，相信這也是DDR4內(nèi)存早期的雛形，正式版的DDR4內(nèi)存很多將會借鑒這些已成型的產(chǎn)品。而按照J(rèn)EDEC固態(tài)技術(shù)協(xié)會的預(yù)測，DDR4內(nèi)存將于2014年投入商用，2015年才會普及。
更多關(guān)于DDR4內(nèi)存的介紹，請參考：
關(guān)注我們
