內(nèi)存之路在何方？DDR4代最新技術(shù)解讀
內(nèi)存或許并不是很多玩家特別關(guān)心的內(nèi)容。和顯卡、主板等差異化較大的市場(chǎng)相比，內(nèi)存市場(chǎng)由于有著強(qiáng)大的JDEDC把持，并且產(chǎn)品本身形態(tài)較為單一，因此各家產(chǎn)品性能和設(shè)計(jì)差距都不太大，同質(zhì)化現(xiàn)象較嚴(yán)重。不過(guò)，同質(zhì)化并不意味著發(fā)展速度慢，相反，也正是由于有了統(tǒng)一的JEDEC規(guī)范，內(nèi)存一直按部就班地發(fā)展著。DDR4內(nèi)存的消息最早出現(xiàn)在2007年，JEDEC展示了它們對(duì)未來(lái)DDR4內(nèi)存發(fā)展的一些思考。在當(dāng)時(shí)的新聞中，實(shí)驗(yàn)性的內(nèi)容相當(dāng)多，因此對(duì)最后內(nèi)存規(guī)格的影響并不太大。如今，三年時(shí)間過(guò)去，DDR4內(nèi)存再次浮出水面。這次我們看到了很多詳細(xì)的內(nèi)容說(shuō)明，包括DDR4內(nèi)存總線的變化以及頻率、電壓、工藝等相關(guān)問(wèn)題。
從DDR3的多點(diǎn)總線到DDR4的點(diǎn)對(duì)點(diǎn)技術(shù)
根據(jù)多位半導(dǎo)體業(yè)界相關(guān)人員的介紹， DDR4內(nèi)存將會(huì)擁有兩種規(guī)格。其中使用Single-endedSignaling信號(hào)( 傳統(tǒng)SE信號(hào))的DDR4內(nèi)存其傳輸速率已經(jīng)被確認(rèn)為1.6～3.2Gbps，而基于DifferentialSignaling( 差分信號(hào)技術(shù) )技術(shù)的DDR4內(nèi)存其傳輸速率則將可以達(dá)到6.4Gbps。由于通過(guò)一個(gè)DRAM實(shí)現(xiàn)兩種接口基本上是不可能的，因此DDR4內(nèi)存將會(huì)同時(shí)存在基于傳統(tǒng)SE信號(hào)和微分信號(hào)的兩種規(guī)格產(chǎn)品。其中AMD公司的PhilHester先生也對(duì)此表示了確認(rèn)。預(yù)計(jì)這兩個(gè)標(biāo)準(zhǔn)將會(huì)推出不同的芯片產(chǎn)品，因此在DDR4內(nèi)存時(shí)代我們將會(huì)看到兩個(gè)互不兼容的內(nèi)存產(chǎn)品。感覺(jué)似乎又要回到當(dāng)年DDR內(nèi)存與RAMBUS內(nèi)存分庭抗禮的情形了。
金邦曾透漏：承襲以往內(nèi)存產(chǎn)品的發(fā)展走向，DDR4內(nèi)存不外乎朝著高容量、高頻、低功耗發(fā)展。它的規(guī)格可能在DDR4 2133～DDR4 4266，工作電壓也將下降至1.0V～1.2V左右。這意味著DDR4內(nèi)存在如此高頻率、低電壓的條件下運(yùn)行，將需有更好的外部硬件設(shè)備來(lái)配合，否則容易造成內(nèi)存數(shù)據(jù)遺失現(xiàn)象，以及消費(fèi)者常遇到的兼容性問(wèn)題。
依據(jù)目前JEDEC公布的數(shù)據(jù)看來(lái)，DDR4內(nèi)存的每個(gè)內(nèi)存信道只會(huì)支持一條內(nèi)存模塊，內(nèi)存控制器將采用點(diǎn)對(duì)點(diǎn)技術(shù)，將取代目前DDR3內(nèi)存采用的多點(diǎn)總線技術(shù)。如此一來(lái)，系統(tǒng)內(nèi)存條的數(shù)量和容量都將受限制。因此在考慮如何增加系統(tǒng)內(nèi)存數(shù)量與容量方面，將是DDR4內(nèi)存后續(xù)生產(chǎn)在技術(shù)和成本方面需要重點(diǎn)考慮的地方。
關(guān)注我們
